Für die Presseabteilung des IMEC (Interuniversity Microelectronics Centre) zu arbeiten, ist wahrscheinlich kein Zuckerschlecken: „Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert strukturierte Strukturen, die nach der Belichtung mit dem 0,55NA-EUV-Scanner im gemeinsamen ASML-IMEC-Labor für High-NA-EUV-Lithografie in Veldhoven, Niederlande, erhalten wurden“, vermeldete das Institut vor kurzem. „Zufällige logische Strukturen bis zu 9,5 nm (19 nm Pitch), zufällige Durchkontaktierungen mit einem Abstand von 30 nm von Mitte zu Mitte, 2D-Merkmale mit 22 nm Pitch und ein DRAM-spezifisches Layout mit P32 nm wurden nach einmaliger Belichtung gedruckt.“ Hinter dem Technik-Kauderwelsch steckt allerdings tatsächlich eine Technologie, die entscheidend für die Produktion der nächsten Chipgeneration sein dürfte.

Moderne Halbleiterchips werden lithografisch hergestellt. Grob vereinfacht heißt das: Mit speziellem Lack beschichtetes Silizium wird durch eine Fotomaske hindurch belichtet, um die Halbleiterstrukturen der Transistoren in das Silizium zu ätzen.

Um ihre Chips immer leistungsfähiger zu machen, haben Chipentwickler bisher in jeder neuen Chip-Generation die Transistoren kleiner gemacht. Denn kleinere Transistoren lassen sich schneller schalten und sind energieeffizienter.

Die kleinstmögliche Bauteil-Größe auf einem Chip kann dabei aber nicht kleiner werden als etwa die Wellenlänge der Beleuchtungsquelle. Die technisch führenden Chiphersteller arbeiten seit 2019 bei Speicherchips, KI-Beschleunigern und Prozessoren mit „extrem ultraviolettem“ Licht (EUV) mit einer Wellenlänge von 13,5 Nanometern.

In der Halbleiterindustrie war es lange üblich, den Stand der Produktionstechnologie – und damit der Chips – den jeweiligen „Technologieknoten“ zuzuordnen. Chips aus dem 10-Nanometer-Knoten haben also elektronische Strukturen, die bis hinunter zu 10 Nanometer Länge gehen.

„Das Problem hierbei ist, dass seit ein oder zwei Jahren diese Auflösung nicht mehr gut genug ist“, sagt Kurt Ronse vom IMEC. Denn die führenden Hersteller wie Samsung, TSMC oder Intel stellen bereits Chips mit Strukturen von 6 Nanometer und darunter her. „Um das Problem zu beheben, müssen sie doppelt belichten“, sagt Ronse. Das ist ein technischer Trick, der zwar vor der Einführung von EUV lange verwendet wurde, der aber die Chipherstellung langwieriger und teurer macht.

Zum Glück für die Hersteller gibt es noch eine Größe, mit der die Auflösung gesteigert werden kann: Der Öffnungswinkel der Belichtungsoptik – oder technisch ausgedrückt, die „Numerische Apertur“ dieses Öffnungswinkels. Bisher lag diese Zahl bei 0,33, jetzt, mit dem „High NA“-Verfahren liegt sie bei 0,55.

Hinter der nüchternen Zahl steckt ein beträchtlicher technischer Aufwand, denn die ultrapräzisen Spiegel, mit denen die EUV-Strahlung auf das Silizium gebündelt werden, mussten dafür deutlich größer werden. Die größere Blende führt zudem dazu, dass die Tiefenschärfe der Projektion kleiner wird. Deshalb mussten die Techniker die Schicht mit dem Fotolack dünner machen – was wiederum einen völlig neuen Fotolack erfordert.

Die Mühe hat sich jedoch gelohnt. „Das ist eine Steigerung der Auflösung um 50 Prozent“, sagt Ronse. Mit dem neuen Verfahren schrumpft der minimale Abstand in den Strukturen von 12 auf 8 Nanometer. „Dadurch können die Chiphersteller die Anzahl der Mehrfachstrukturierungsschritte reduzieren. Das führt zu einer besseren Ausbeute, einer besseren Durchlaufzeit und niedrigeren Kosten“, sagt Ronse. Die ersten Chipmaschinen mit großer numerischer Apertur sind bereits verschifft und sollen nächstes Jahr in Betrieb gehen.

Intel hat bereits die ersten beiden High-NA-Anlagen gekauft, eine dritte soll noch in diesem Jahr an TSMC geliefert werden, und weitere Chiphersteller wie Samsung Electronics, SK Hynix und Micron haben ebenfalls Bestellungen aufgegeben. Über TSMC wird die Technologie auch von Nvidia für zukünftige KI-Beschleuniger eingesetzt. Die neuen Maschinen sind jedoch gut doppelt so teuer wie die bisherigen EUV-Anlagen – rund 400 Millionen Euro. Außerdem sind sie noch größer als bisher, so dass in den Fabs völlig neue Gebäude errichtet werden müssen.

Dass die Chiphersteller auch weiterhin auf noch kleinere Strukturen setzten werden, kann man schon allein daran erkennen, dass sie ihre Produktionstechnologie mittlerweile nicht mehr nach Nanometer, sondern nach Angström bezeichneten. Die Einheit kommt eigentlich aus der Atomphysik und entspricht dem typischen Abstand für Atome in einem Kristallgitter. Intel bezeichnet seine nächste Technologiegeneration nicht als Zwei-Nanometer-Knoten sondern als 20A, die übernächste dann als 14 A. Um damit Schritt halten zu können planen Ronse und seine Kolleg:innen bereits die nächsten Schritte: Eine Vergrößerung der numerischen Apertur auf 0,75 – Hyper NA genannt.